


UNIVERSIDAD DEL ISTMO

SABER PARA SERVIR

**Arquitectura de computadoras y microcontroladores 1**


**Parcial 3**


**Diego Andres Rueda Minera**


**Carné: 18129**

**Guatemala 19 de octubre de 2026**


## Schematic


b_reg_reg[15:0]
CLR
C
D
Q
RTL_REG_ASYNC
b_in[15:0]
rst_n
ctrl_reg_reg[2:0]
alu_ctrl_in[2:0]
clk
a_reg_reg[15:0]
a_in[15:0]
u_alu_inst
a[15:0]
alu_control[2:0]
b[15:0]
flags[3:0]
result[15:0]
alu_plus
result_out_reg[15:0]
result_out[15:0]
flags_out_reg[3:0]
flags_out[3:0]







## Behavioral simulation



# Report utilization





# Timing report





# Critical path

| Name | Slack | Levels | Routes | High Fanout | From | To | Total Delay | Logic Delay | Net Delay | Requirement | Source Clock | Destination Clock | Exception | Clock Uncertainty |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Path 1 | 0.256 | 6 | 7 | 5 | a_reg_reg[15]/C | flags_out_reg[2]/D | 9.592 | 5.092 | 4.500 | 10.0 | clk | clk | | 0.035 |
| Path 2 | 2.418 | 3 | 4 | 5 | a_reg_reg[15]/C | result_out_reg[15]/D | 7.430 | 4.720 | 2.710 | 10.0 | clk | clk | | 0.035 |
| Path 3 | 3.080 | 3 | 4 | 5 | a_reg_reg[15]/C | result_out_reg[1]/D | 6.768 | 4.720 | 2.048 | 10.0 | clk | clk | | 0.035 |
| Path 4 | 3.080 | 3 | 4 | 5 | a_reg_reg[15]/C | result_out_reg[2]/D | 6.768 | 4.720 | 2.048 | 10.0 | clk | clk | | 0.035 |
| Path 5 | 3.084 | 3 | 4 | 5 | a_reg_reg[15]/C | result_out_reg[9]/D | 6.764 | 4.746 | 2.018 | 10.0 | clk | clk | | 0.035 |
| Path 6 | 3.110 | 3 | 4 | 5 | a_reg_reg[15]/C | result_out_reg[10]/D | 6.738 | 4.720 | 2.018 | 10.0 | clk | clk | | 0.035 |
| Path 7 | 3.110 | 3 | 4 | 5 | a_reg_reg[15]/C | result_out_reg[11]/D | 6.738 | 4.720 | 2.018 | 10.0 | clk | clk | | 0.035 |
| Path 8 | 3.110 | 3 | 4 | 5 | a_reg_reg[15]/C | result_out_reg[12]/D | 6.738 | 4.720 | 2.018 | 10.0 | clk | clk | | 0.035 |
| Path 9 | 3.110 | 3 | 4 | 5 | a_reg_reg[15]/C | result_out_reg[13]/D | 6.738 | 4.720 | 2.018 | 10.0 | clk | clk | | 0.035 |
| Path 10 | 3.110 | 3 | 4 | 5 | a_reg_reg[15]/C | result_out_reg[14]/D | 6.738 | 4.720 | 2.018 | 10.0 | clk | clk | | 0.035 |

## Schematic sintetizado



**Análisis del Esquemático Sintetizado: Mapeo de Hardware y Transformación Lógica**

**1. Inferencia del Bloque Multiplicador (DSP48E1)**


- **Mapeo a Bloque Dedicado**: La operación aritmética de multiplicación (a * b) descrita en SystemVerilog fue inferida por la herramienta de síntesis directamente hacia un bloque de procesamiento digital de señales dedicado **DSP48E1** en lugar de sintetizarse mediante lógica genérica distribuida (LUTs).
- **Ventajas en Rendimiento**: Este mapeo automático optimiza drásticamente tanto el área de silicio como el retardo de propagación, aprovechando el hardware nativo optimizado para multiplicaciones de alta velocidad de la arquitectura.
- **Conexión de Registros**: Como se observa a la izquierda, la entrada proviene del registro de entrada a_reg_reg[15] (flip-flop tipo FDCE), el cual alimenta directamente los puertos del DSP.

**2. Tratamiento de los Buses Tri-Estado y Lógica de Selección**

- **Eliminación de la Alta Impedancia Interna (Z)**: Aunque en el código RTL se definieron conductores tri-estado condicionados para aislar las operaciones lógicas (AND y OR), en el esquemático sintetizado **no existen buffers tri-estado (TBUF) internos**.
- **Transformación a LUTs**: La herramienta de síntesis traduce las asignaciones condicionales 1'bz y el multiplexor ternario a una red de tablas de búsqueda de 6 entradas (**LUT6**: result_out[1]_i_3, flags_out[2]_i_1, etc.).
- **Justificación Física**: En las tecnologías modernas de FPGAs y ASICs, no existen buses físicos compartidos de alta impedancia dentro de la matriz lógica debido a problemas de flotamiento de nodos, consumo de potencia estática y dificultad para el testeo (DFT). Por ello, el sintetizador transforma el tri-estado interno en una función puramente combinacional de habilitación y compuertas de paso multiplexadas.

**3. Ruta de Datos y Generación de Banderas (flags_out)**

- **Propagación hacia el Flip-Flop Destino**: El esquemático ilustra la ruta crítica que viaja desde las salidas del multiplicador (P[47:0]), atraviesa la cascada de niveles lógicos implementados en celdas **LUT6** (responsables de la selección de operación y cálculo de condición), y llega a la entrada D del registro de bandera flags_out_reg[2] (correspondiente al bit de *Carry* / desbordamiento).
- **Estructura Síncrona**: Tanto el inicio (a_reg_reg) como el final (flags_out_reg) están sincronizados por celdas FDCE (D Flip-Flop con Clock Enable y Asynchronous Clear), garantizando el correcto análisis de tiempos de setup y hold entre registros.


X0Y2
X1Y2
X0Y1
X1Y1
X0Y0
X1Y0

**Respuestas a las Preguntas de Discusión**

**Análisis de Síntesis y Recursos (Design Compiler / Vivado Synthesis)**

- **¿Cuál es el área total del diseño y cuántas celdas contiene?**

Según el reporte de utilización generado (Report utilization):

  - **LUTs lógicas**: 63 celdas (59 pertenecientes al bloque u_alu_inst y 4 de lógica adicional).
  - **Registros de Slice (Flip-Flops)**: 55 registros síncronos.
  - **Bloques DSP dedicados**: 1 bloque DSP48E1 (utilizado para el multiplicador de 16 bits).
  - **Slices ocupados**: 32 Slices.
  - **Pines de I/O enlazados**: 57 pines.

- **¿Cuál es el período del reloj y qué frecuencia representa?**

El reloj clk fue restringido con un período $T_{clk} = 10.000$ ns (definido en constraints.xdc con requerimiento de 10.0 ns en el reporte de timing). Esto representa una frecuencia de operación de:

$$f = \frac{1}{10 \text{ ns}} = 100 \text{ MHz}$$

- **¿Qué significan WNS y TNS? ¿El diseño cumple timing?**

  - **WNS (Worst Negative Slack)**: Es el margen temporal del peor camino crítico del circuito. Representa la diferencia entre el tiempo requerido y el tiempo de llegada de los datos. En este diseño, WNS $= +0.256$ ns.
  - **TNS (Total Negative Slack)**: Es la suma de todos los slacks negativos de las trayectorias que no cumplen con los requerimientos temporales. En este diseño, TNS $= 0.000$ ns.
  - **Veredicto**: **El diseño cumple timing satisfactoriamente**. Al ser el WNS positivo ($+0.256$ ns) y el TNS igual a $0.000$ ns, no existe ninguna violación de setup (Number of Failing Endpoints = 0).

- **¿Cuál es el critical path? Identificar su Startpoint, Endpoint y Path Group.**

De acuerdo con la tabla de la ruta crítica (Critical path - Path 1):

  - **Startpoint**: a_reg_reg[15]/C (Flip-flop del bit más significativo del operando A).

- **Endpoint**: flags_out_reg[2]/D (Registro de captura para la bandera de Carry / Overflow).
- **Path Group**: clk.
- **Retardo Total**: 9.592 ns (5.092 ns de retardo lógico + 4.500 ns de retardo por interconexión / ruteo), atravesando 6 niveles lógicos y 7 rutas.

- **¿Qué operaciones o celdas provocan el mayor retraso en ese camino?**

El retardo dominante se origina en la operación del **multiplicador** (mult_full mapeado al DSP48E1), seguido de la cadena en cascada de compuertas de selección y generación de banderas mapeadas en celdas **LUT6** (result_out[1]_i_3, flags_out[2]_i_3, flags_out[2]_i_2 y flags_out[2]_i_1).

- **¿Qué optimizaciones implementarían para mejorar el diseño? Justificar su respuesta.**

1. **Pipelining interno en el multiplicador**: Insertar registros intermedios dentro del bloque DSP (aprovechando los registros de pipeline nativos MREG y PREG del DSP48E1) para partir la ruta combinacional en 2 etapas de reloj y elevar la frecuencia por encima de los 250 MHz.
2. **Retiming / Re-balanceo lógico**: Registrar por separado las rutas aritméticas y de banderas para desacoplar el retardo de generación de flags del retardo de cómputo del resultado principal.

**Análisis de Implementación Física (ICC2 / Vivado Implementation)**

- **¿Cómo cambia el WNS entre las diferentes etapas?**

Durante la síntesis lógica, el WNS se calcula asumiendo retardos de cable ideales basados en modelos de carga de línea (wireload models). Al pasar a la etapa de **Placement**, las celdas se posicionan físicamente en el chip, incrementando la precisión de los retardos reales de interconexión. Finalmente, tras el **Routing**, se extraen las resistencias y capacitancias parásitas definitivas de las trazas de metal, reduciendo el margen de holgura hasta el valor final medido de $+0.256$ ns.

- **¿Cómo afectan el clock skew y las latencias del reloj al timing?**
  - La **latencia** es el tiempo que tarda la señal de reloj en viajar desde la fuente hasta los flip-flops.
  - El **clock skew** (desfase entre el reloj que llega al registro de origen a_reg_reg y al registro de destino flags_out_reg) reduce directamente la ventana temporal disponible para setup si es negativo, o compromete el tiempo de hold si es marcadamente positivo. En Vivado, el árbol de distribución de reloj global

(BUFGCTRL) minimiza dicho sesgo (la incertidumbre del reloj se reporta en solo 0.035 ns).

- **¿Aumentó el área respecto a Design Compiler/Síntesis? ¿Por qué?**

Sí, a nivel físico se agregan recursos de interconexión y celdas de soporte: buffers de árbol de reloj (BUFG), celdas de alimentación y desacoplo, y elementos de ruteo que en la síntesis lógica pura aún no están materializados sobre la matriz de silicio.

- **¿Existen violaciones de setup, hold, capacitancia o transición?**

**No existen violaciones**. El reporte de timing confirma:

  - Setup: WNS = 0.256 ns (Failing Endpoints = 0)
  - Hold: WHS = 0.171 ns (Failing Endpoints = 0)
  - Pulse Width: WPWS = 4.500 ns (Failing Endpoints = 0)

- **¿Qué muestran las verificaciones de routing, legalidad y conexiones de alimentación?**

La vista física del die (*Device View*) confirma que la lógica sintetizada se ubicó legalmente en el cuadrante inferior izquierdo (X0Y0), agrupando los Slice LUTs y el bloque DSP adyacente para minimizar la longitud de las pistas metálicas, con todas las pistas de alimentación VDD/VSS conectadas a través de la matriz de distribución interna.

**Entregables y Enlaces del Proyecto**

- **Repositorio en GitHub**: https://github.com/miau199/Parcial_3.git
- **Video de Demostración:** https://youtu.be/qmIkb6FNJqo